메뉴바로가기본문바로가기

동아사이언스

일반공정 적용 어려운 유기 반도체 집적회로 구현 길 열었다

통합검색

일반공정 적용 어려운 유기 반도체 집적회로 구현 길 열었다

2019.06.11 11:43
임성갑 KAIST 교수(왼쪽)와 김재준 포스텍 교수. KAIST 제공.
 

국내 연구진이 유기 반도체 집적회로를 만드는 데 적용할 수 있는 새로운 공정을 개발했다. 

 

KAIST는 임성갑 생명화학공학과 교수와 김재준 포스텍 창의IT융합공학과 교수 공동 연구팀이 ‘비아홀’ 공정이 없어도 금속을 다중으로 상호 연결할 수 있는 기술을 개발했다고 11일 밝혔다. 

비아홀은 금속을 수직으로 연결하기 위해 공간을 뚫는 작업으로, 연구진은 비아홀 없이 5층 이상의 3차원 고성능 유기 집적회로를 구현하는 데 성공했다. 

 

유기 집적회로를 구성하는 유기 트랜지스터는 구부리거나 접어도 특성을 유지할 수 있는 장점 때문에 플렉서블 디스플레이나 웨어러블 센서 등 다양한 분야에 적용된다. 그러나 유기 반도체는 화학 용매나 플라즈마, 고온 환경에서 쉽게 손상되는 문제점이 있다. 일반적으로 활용되는 반도체 식각 공정을 적용하기 어렵다는 얘기다. 유기 트랜지스터 기반 집적회로를 구현하는 데 대표적인 걸림돌이었다. 

 

연구팀은 유기물 반도체의 손상 없이 안정적인 금속 전극 접속을 위해 절연막에 비아홀을 뚫는 기존 방식에서 벗어나 패턴으로 만들어진 절연막을 직접 쌓는 방식을 선택했다. 패턴된 절연막은 패턴 구조에 따라 반도체 소자를 선택적으로 연결할 수 있도록 했다. 

 

특히 연구팀은 ‘개시제를 이용한 화학 기상 증착법(iCVD)’를 통해 얇고 균일한 절연막 패턴을 활용해 안정적으로 트랜지스터 및 집적회로를 구현했다. 

 

연구팀은 이번에 개발한 금속 연결 방법이 유기물 손상없이 100%에 가까운 수율로 유기 트랜지스터를 제작할 수 있다는 사실을 확인했다. 이렇게 만든 트랜지스터를 연결해 인버터, 낸드, 노어 등 다양한 디지털 논리 회로를 구현하는 데도 성공했다. 

 

김재준 포스텍 교수는 “패턴된 절연막을 이용하는 발상의 전환이 유기 집적회로로 가기 위한 핵심 기술의 원천이 됐다”며 “향후 다양한 반도체 집적회로 구현에 핵심적인 역할을 할 것으로 기대한다”고 말했다. 이번 연구결과는 국제학술지 ‘네이처 커뮤니케이션즈’ 6월 3일자 온라인판에 게재됐다. 

이 기사가 괜찮으셨나요? 메일로 더 많은 기사를 받아보세요!

댓글 0

5 + 6 = 새로고침
###
    과학기술과 관련된 분야에서 소개할 만한 재미있는 이야기, 고발 소재 등이 있으면 주저하지 마시고, 알려주세요. 제보하기

    관련 태그 뉴스